亚洲综合图片区自拍_思思91精品国产综合在线观看_一区二区三区欧美_欧美黑人又粗又大_亚洲人成精品久久久久桥本

摘 要

(資料圖片僅供參考)

金剛石作為超寬禁帶半導體材料的代表，近年來成為大家關(guān)注的熱點。盡管在材料制備、器件研制與性能方面取得了一定進展，但半導體摻雜技術(shù)至今沒有很好解決。氫終端金剛石由于具有典型的二維空穴氣被廣泛應(yīng)用于微波功率器件的研究，但其存在穩(wěn)定性不佳、界面態(tài)濃度較高等問題。相比而言，近年來出現(xiàn)的硅終端(C–Si)金剛石具有比氫終端(C–H)金剛石更低的界面態(tài)密度、更高的閾值電壓、載流子密度和穩(wěn)定性等優(yōu)點，有望解決氫終端金剛石半導體器件的問題。硅終端金剛石電子器件表現(xiàn)出高閾值電壓的增強型特性，其機制尚不明確。本文從氫終端金剛石的結(jié)構(gòu)、導電機理出發(fā)，分析限制其發(fā)展的主要問題，并綜述了硅終端金剛石的導電機理、制備方法以及相應(yīng)的界面結(jié)構(gòu)，初步分析了硅終端MOSFETs的性能水平，最后闡述了目前硅終端金剛石發(fā)展存在的問題并展望了其發(fā)展前景。

研究背景

金剛石具有眾多優(yōu)異的性質(zhì)，如超寬禁帶、高載流子遷移率、高擊穿電場、高熱導率等，是電力電子功率器件的理想材料[1–5]。但是，對于禁帶寬度較寬的本征的金剛石來說，如何使其半導體化，成阻礙金剛石半導體器件發(fā)展和應(yīng)用的難題之一。

值得關(guān)注的是，對于金剛石表面進行適當?shù)男揎?，便可以在其表面形成二維空穴氣(2DHG)，為金剛石電子器件的開發(fā)提供了有效方法[6–11]。為此，研究者利用金剛石表面轉(zhuǎn)移摻雜或自發(fā)極化原理，制備了具有p型導電的氫終端金剛石金屬氧化物場效應(yīng)管(MOSFETs)，并利用不同的柵介質(zhì)獲得了5×10122載流子遷移率和高于300cm2/(V·s)的室溫霍爾遷移率[12]，近年來其霍爾遷移率達到680cm2/(V·s)，方阻達到1.4kΩ/sq[13]，氫終端金剛石MOS器件性能得到顯著提高。盡管如此，氫終端金剛石半導體的缺點也逐漸暴露，例如基于氫終端金剛石與氧化物介電層的MOSFET器件依然存在界面態(tài)密度高、空穴遷移率低、穩(wěn)定性差等問題[14–16]，限制了其進一步作為高頻高功率器件的應(yīng)用。

幸運的是，H和Si與C鍵合形成的偶極子擁有相似的電負性，甚至，C–Si偶極子的電負性差要大于C–H偶極子，而以C–Si鍵合的SiO2/金剛石的電子親和勢比C–H金剛石低大約1.0eV，預示著硅終端金剛石也具有與氫終端金剛石MOSFET相類似的2DHG特性[17]。此外，研究發(fā)現(xiàn)由于碳硅鍵較強的結(jié)合力，硅終端(C–Si)金剛石場效應(yīng)管在673K時仍表現(xiàn)出較好的穩(wěn)定性[18]，且硅終端界面與柵氧化物介電層具有較好的兼容性，易獲得較低的界面態(tài)密度。因此，硅終端金剛石有望成為代替氫終端金剛石的下一代高性能半導體。

本文從氫終端(C–H)金剛石結(jié)構(gòu)、導電機理及其性能特點出發(fā)，分析了氫終端金剛石MOSFETs存在的問題。隨后，闡述了硅終端金剛石的導電本質(zhì)，歸納總結(jié)了其制備方法。之后，對于硅終端金剛石的界面結(jié)構(gòu)進行分析，初步總結(jié)了目前硅終端金剛石的性能水平，并與氫終端金剛石MOSFETs的漏極電流密度(ID_max)與閾值電壓(Vth)進行對比。最后介紹了硅終端金剛石MOSFETs發(fā)展存在的問題，提出硅終端金剛石半導體的未來展望。

1 C-H金剛石 MOSFETs概述

1994年，日本早稻田大學Kawarada等[19]報道了具有二維空穴氣的氫終端金剛石金屬半導體場效應(yīng)晶體管(MESFET)，在此之后，經(jīng)過許多研究者大量研究，基于氫終端金剛石二維空穴氣的電子器件得到快速發(fā)展[20–25]。

關(guān)于氫終端金剛石二維空穴氣的形成機制的理論解釋尚不統(tǒng)一。目前，主要有兩種解釋為研究者們所接受。一種固定偶極子產(chǎn)生的電場極化效應(yīng)[26]，由于C–H偶極子之間的電負性，會導致在其內(nèi)部存在一個電場。當C–H金剛石表面暴露在空氣中，周圍帶負電荷的分子被吸附在C–H表面，而負電荷分子大多吸附在表面上的H原子處。負電荷分子的大量聚集導致氫終端表面能帶向上彎曲，并導致層下電子的逃逸，生成2DHG[18]。

Kawarada等[27]在450℃對C–H金剛石表面進行原子層沉積(Atomiclayerdeposition，ALD)Al2O3鈍化再生2DHG，該Al2O3鈍化層也被用作柵極氧化物。研究發(fā)現(xiàn)制備的氫終端金剛石MOSFETs具備良好的導電性能，具有正常的夾斷操作和較高的漏極電流密度。

轉(zhuǎn)移摻雜模型是另外一種氫終端金剛石2DHG的重要產(chǎn)生機理[28]。轉(zhuǎn)移摻雜模型認為，當氫終端金剛石暴露在空氣中時，水或其他吸附物吸附在其表面，由于這些吸附物能級低于氫終端金剛石表面的價帶頂(Valencebandmaximum，VBM)，造成氫終端金剛石表面費米能級與吸附層的化學勢差，吸附層中會發(fā)生還原反應(yīng)：

隨著還原反應(yīng)的不斷進行，相應(yīng)的提高了吸附層相對于金剛石表面的化學勢，金剛石表面的能帶向上彎曲，電子向吸附層中持續(xù)轉(zhuǎn)移，使空穴在金剛石表面累積，直到化學勢的初始差被空穴積聚層上的勢降所補償，反應(yīng)達到平衡，最終在氫終端金剛石表面生成穩(wěn)定的2DHG導電層。

近年來，金剛石基電子器件逐漸表現(xiàn)出較高的器件性能，如日本早稻田大學基于氫終端(C–H)金剛石P型溝道研制的MOSFETs耐壓能力接近2000V，有望用于新能源汽車的逆變器，可將由傳統(tǒng)能源汽車產(chǎn)生的CO2排放量減少18%[29]。此外，目前基于氫終端金剛石表面p型溝道制作的場效應(yīng)管器件，其最高截止頻率達到70GHz[30]，最高振蕩頻率可達120GHz[31]，功率密度在1GHz下達到3.8W/mm[32]，2GHz下實現(xiàn)4.2W/mm[33]，正在逐漸趕上GaN器件性能。

通常認為，金剛石表面的受主和C–H偶極子是形成2DHG導電層的必要條件[18]。而在高溫或高溫有氧的環(huán)境中，對氫終端金剛石表面受主吸附物和C–H偶極子的嚴重影響是不容忽視的[26]，研究發(fā)現(xiàn)溫度從100℃上升到300℃時，器件的開關(guān)比由107降至103，性能出現(xiàn)明顯的退化現(xiàn)象[34]。

此外，氫終端金剛石表面的幾乎所有懸垂鍵均為飽和狀態(tài)，雖大大降低了表面態(tài)，但與之相伴隨的一個問題是其表面沒有額外的懸掛鍵[35]，這降低了MOS器件中柵氧化物與金剛石表面接觸的穩(wěn)定性，也限制了氫終端金剛石MOSFETs的進一步發(fā)展。

2 C–Si金剛石MOSFETs

C–Si金剛石具有比C–H金剛石更低的界面態(tài)密度、高的閾值電壓、高的空穴遷移率等[36]，可同時具有高的漏極電流密度和正常關(guān)斷操作特性[26]，此外，通過在硅終端金剛石表面沉積半導體或金屬材料，經(jīng)氧化可以形成具有高溫穩(wěn)定性的柵極氧化物[37]。如SiO2作為柵極氧化物的C–Si金剛石具有比C–H金剛石更加優(yōu)異的穩(wěn)定性[38]。因此，人們對C–Si金剛石MOSFETs研究產(chǎn)生了極大的興趣。

2.1C-Si金剛石MOSFETs機理

目前，對硅終端金剛石表面2DHG的形成理論機制的報道尚不系統(tǒng)，與氫終端相似，人們更傾向于將其解釋為轉(zhuǎn)移摻雜原理。通常，分子摻雜物的功函數(shù)遠高于金剛石，分子摻雜物的費米能級(EF)位于金剛石的價帶頂之下。當分子摻雜物在金剛石表面大量附著時，由于金剛石與分子摻雜物之間存在的化學勢差異，導致電子自發(fā)地從金剛石的價帶轉(zhuǎn)移到分子摻雜物的導帶中，使金剛石表面上的空穴大量累加形成p型表面摻雜。這種p型表面轉(zhuǎn)移摻雜是由分子受體和金剛石表面之間的能級排列驅(qū)動的[39]。由于氫終端金剛石吸附層的最低未占據(jù)分子軌道(LUMO)在金剛石表面的價帶最大值以下，電子轉(zhuǎn)移到吸附層導致界面勢的形成和金剛石費米能級的向下移動，導致能級排列改變，直到能量無法驅(qū)動電子轉(zhuǎn)移。

Oslinker等[40]通過MoO3在氧化硅終端(111)金剛石表面吸附實現(xiàn)了表面轉(zhuǎn)移摻雜，并利用高分辨率核級光電子能譜和開爾文探針分析了其機理[40]。當MoO3吸附在0.2~0.6mL范圍以上時，硅終端金剛石表面呈現(xiàn)p型導電，MoO3的最低非占據(jù)能級與硅終端金剛石表面價帶頂有1.3eV的差距，因此形成由硅終端金剛石向MoO3的電子轉(zhuǎn)移摻雜，從而硅終端金剛石表面形成p型導電溝道。

哈爾濱工業(yè)大學朱嘉琦團隊[41]同樣驗證了硅終端金剛石表面的轉(zhuǎn)移摻雜效應(yīng)。當金剛石暴露于空氣時，水分子會吸附到金剛石表面，當水分子pH≈6時，電化學電位(μe)為–5.3eV[42]，低于C–H金剛石表面的EF，電子從C–H表面的VBM轉(zhuǎn)移到水吸附層的未占據(jù)電子層，直到EF等于μe;因此，可以在C–H金剛石表面形成2DHG。在其研究中，根據(jù)Si處理的IIa型金剛石表面的X射線光電子能譜(XPS)和開爾文探針力顯微鏡(KPFM)顯示，EF比VBM高0.2eV，表面功函數(shù)為4.89eV。電子親和能計算為χ=0.38eV。pH=0~14時的電化學電位幾乎全部低于Si處理后的EF。因此，從化學勢窗口看，Si處理后的金剛石表面具有轉(zhuǎn)移摻雜形成2DHG溝道的條件。

2.2 C-Si金剛石的制備

2.2.1硅分子束沉積

硅分子束沉積(MBD)是一種通過直流電加熱薄硅條，在樣品表面沉積硅原子，并進行原位真空退火形成極薄硅原子層的技術(shù)。與分子束外延相區(qū)別，用該方法沉積硅原子層時為室溫條件下，并不會導致Si原子層的外延生長。澳大利亞樂卓博大學(LaTrobeUniversity)Schenk等[43]報道了采用分子束沉積法制備C–Si終端金剛石的研究。實驗首先將Ⅱb(100)晶向金剛石經(jīng)刻蝕處理，在氫等離子體中進行氫終止形成氫終端，然后在超高真空腔內(nèi)450℃退火1h，以解吸空氣中的污染物，并去除與空穴積聚層相關(guān)的表面雜質(zhì)。將樣品降至常溫，用硅分子束沉積法在氫終端金剛石上沉積一層厚度為2.7?的Si膜，隨后在920℃下進行真空原位退火15min。在這過程中，氫終端金剛石表面的C–H鍵被替換為C–Si鍵[44–46]，形成C–Si終端金剛石。

FuY等[35]用硅分子束沉積的方法制備了常關(guān)型C–Si金剛石MOSFETs。實驗在C–H金剛石上沉積了0.5nm厚的硅(Si單位為1.85ML)，然后在920℃進行15min的原位退火，實現(xiàn)了硅終端，并利用ALD沉積了100nm薄Al2O3層。制備的C-Si金剛石具有清晰的C–Si層，厚度在0.3~1nm之間。當LSD尺寸為3μm具有–10V的高閾值電壓和–156mA/mm的大電流密度。

由于Si十分容易被氧化形成SiO2，因而在利用硅分子束沉積制備C–Si金剛石時，必須保證環(huán)境的真空度。如果真空度較低，被電流加熱蒸發(fā)的Si原子還未到達樣品表面就可能已被氧化。再者，SiO2具有極高的熱穩(wěn)定性，將會導致后續(xù)真空原位退火形成C–Si金剛石變得困難。

2.2.2磁控濺射

磁控濺射是物理氣相沉積的一種，是通過在陰極靶上施加一個環(huán)形磁場，實現(xiàn)磁場對荷電粒子的約束，從而提高等離子體密度以增加濺射率的一種材料沉積方法。由于將電子和高密度等離子體束縛在靶面附近，使離子有效的轟擊靶面，因而不僅可以顯著的提高濺射速率，還可以對二次電子的運動進行控制，減少高能離子對襯底的轟擊。該方法具有易操作、速度快、損傷小等特點。

Qiao等[41]通過磁控濺射法制備了C-Si金剛石。在沉積硅之前，通過在500℃4h的超高真空退火，來去除金剛石表面的氧氣和雜質(zhì)。然后，在表面濺射20nm的硅層，對900℃真空石英管中的樣品加熱3h形成C-Si鍵合。最后用HF去除多余的單原子硅，保留鍵合的硅原子。

圖 1 硅處理后的金剛石表面的 XPS 結(jié)果[41]

圖1為硅處理后的金剛石表面XPS分析結(jié)果，經(jīng)過XPS寬掃描后，可以清晰地觀察到其測量光譜Si2p(101.87eV)和Si2s(153.54eV)，初步表明Si存在于金剛石表面[47]。并對Si2p光譜擬合并分裂為101.70和102.22eV峰，分別對應(yīng)于與金剛石表面結(jié)合的C-Si鍵和氧化Si鍵。證實了通過磁控濺射的方法可以制備出C-Si金剛石，這種便捷、易操作的制備方法，為研究者提供了一種新的C-Si金剛石MOSFETs的制備思路。

2.2.3選擇氣相沉積生長

化學氣相沉積(CVD)是將化學氣體或蒸汽在基體表面反應(yīng)合成涂層或薄膜材料的一種方法。簡而言之，它是將兩種或兩種以上的氣態(tài)原材料通進一個反應(yīng)腔室內(nèi)，通過化學反應(yīng)使其在所需樣品的表面生成一種新的物質(zhì)。將化學氣相沉積法與光刻工藝有機地結(jié)合起來，可以大大提高C-Si金剛石制備效率。圖2為選擇氣相沉積生長制備硅終端金剛石流程及界面結(jié)構(gòu)[48]。首先，在臭氧氣氛下紫外照射3h去除金剛石表面可能存在的C-H鍵，形成氧終端金剛石。然后，利用正硅酸四乙酯化學氣相沉積(TEOS-CVD)技術(shù)，在金剛石表層沉積SiO2層，再通過氣體電感耦合等離子體反應(yīng)離子刻蝕(ICP-RIE)形成條帶結(jié)構(gòu)。最后，在SiO2掩膜下由微波等離子體輔助化學氣相沉積(MPCVD)硼摻雜選擇性金剛石的均勻外延生長，并在SiO2/金剛石界面形成C-Si鍵。相對于分子束沉積法，選擇氣相沉積生長制備硅終端工藝更為簡捷便利。特別是可以在選擇生長的過程中完成了重摻雜(p+)金剛石的形成和硅終端2DHG導電溝道的構(gòu)建。但在其步驟的精簡得同時也存在諸多得問題，如金剛石表面硅終端形成具有不可測性，換而言之，硅終端金剛石表面得C-Si鍵數(shù)量無法得到精確調(diào)控。其次，在等離子體增強和刻蝕過程中，不可避免的會對硅終端金剛石界面造成損傷，影響其器件性能。最后，在生長過程中氫原子有與金剛石表面重新結(jié)合的可能，使硅終端金剛石表面C-Si鍵密度降低，影響其表面性能。

2.3C-Si金剛石的鍵合與界面

2.3.1C-Si金剛石的鍵合圖3為氫終端和硅終

端不同電負性偶極子和金剛石/SiO2界面C-Si金剛石亞表面的空穴聚集示意圖。與氫終端金剛石C-H偶極子相似，硅終端金剛石C-Si偶極子也具有相類似結(jié)構(gòu)，而在C-Si偶極子中Si的電負性為1.8，C-Si偶極子的電負性差為0.7個鮑林單位，要高于C-H偶極子的0.4個鮑林單位(C:2.5,H:2.1)。由此，C-Si偶極子具有更大的偶極矩，電子親和勢會表現(xiàn)出較強的負性。Schenk等[43]對金剛石C(100):Si-(3×1)表面進行了分析。發(fā)現(xiàn)在超真空920℃退火發(fā)現(xiàn)金剛石與Si原子層之間形成了C-Si鍵。經(jīng)測量C(100)面上C-Si金剛石表面的電子親和勢為(-0.86±0.1)eV，后續(xù)經(jīng)測量(111)面的電子親和勢為-0.76eV[34]。

由于 C–H 偶極子的自發(fā)極化與空穴的累積相關(guān)，C–H 偶極子的電負性與 C–Si 偶極子具有相似的特性，且 C–Si 偶極子具有更大的負電子親和勢，因此可以預測 C–Si 金剛石將表現(xiàn)出 p 型導電。Schenk 等人[49]通過控制注入 O2和 H2O 分子的量以及在空氣中暴露的條件下，研究了硅(100)金剛石表面的氧化效應(yīng)，發(fā)現(xiàn)硅終端表面平滑呈臺階結(jié)構(gòu)，氧化表面保留了–0.26 eV 的負電子親和能，在內(nèi)部形成了空穴累積層[50]。值得關(guān)注的是，由于 SiO2是一種理想的柵介質(zhì)，金剛石中的 C 與 SiO2中的 Si 直接鍵合為金剛石 MOSFETs 提供了更可靠的性能。

圖 3 (a)不同電負性的 C-Si 和 C-H 偶極子示意圖;(b)金剛石/SiO2界面 C-Si 金剛石亞表面的空穴聚集示意圖[48]

2.3.2 C–Si 金剛石的界面分析與表征

一般認為，當形成 C–Si 金剛石時，會在金剛石末端界面形成單分子層或多分子層，類似于SiC/金剛石界面，當金剛石氫化后，金剛石的 VBM 比 SiC 高 1.5 eV 以上[51]。當電子親和力接近–0.9 eV 時[52]，SiC/金剛石界面的能帶偏移約為1.0 eV，足以在C–Si結(jié)合的金剛石亞表面積累空穴。值得注意的是，C–Si 金剛石界面不可避免的出現(xiàn)氧化現(xiàn)象，換言之，我們希望在硅終端金剛石的界面形成 C–Si–O 鍵合，而避免 C–O–Si 鍵合的生成。這主要是由于 C–O 鍵會導致金剛石表面密度升高[53]，而高界面密度狀態(tài)會降低金剛石器件溝道的性能。如 SiC 半導體器件的遷移率被限制在 100 cm2·V?1·s?1以下[54]。界面態(tài)密度(Dit)可由以下公式算出:

其中，K、T、q、CD、Cox 分別為玻爾茲曼常數(shù)、溫度、元電荷、耗盡層電容、柵氧化物電容。深層閾下區(qū) CD可忽略，COX為平面 Al2O3/SiO2 電容器的電容，

對于不同柵長，終端金剛石表面的溝道空穴遷移率(μFE)，可由以下關(guān)系得到：

其中：gm為溝道寬度歸一化的跨導可由線性區(qū)域的ID–VDS特性曲線導出：LG為器件的柵極長度。Fu 等[53]采用選擇氣相生長法制備了 C–Si 金剛石 MOSFETs 并對其表面的鍵合進行了分析。圖 4為制備的器件溝道區(qū) C–Si 金剛石表面的俄歇電子能譜。其將場發(fā)射俄歇微探針測得的 C–Si 金剛石表面的俄歇電子能譜(AES)結(jié)果與標準 SiC 和SiO2材料的典型 AES 數(shù)據(jù)對比。推測金剛石表面同時存在C–Si 和 O–Si 信號，由于硅譜峰更接近 SiC 的典型數(shù)據(jù)，C–Si 相關(guān)成分占主導地位。

圖 4 器件溝道區(qū) C-Si 金剛石表面的俄歇電子能譜[55]

另外，Zhu 等[34]利用 EELS 光譜對硅終端金剛石界面進行了分析，研究發(fā)現(xiàn)(108±0.5) eV 處的峰在6-1 的區(qū)域中逐漸變寬，并且在區(qū)域 3、2、1 (紅圈)向較低值移動，證明其界面處 Si 鍵合方式發(fā)生變化，結(jié)果表明在其表面生成了 C–Si 鍵。圖 5 為所測得硅終端金剛石界面的 EELS 光譜。

此外，與 C–H 金剛石 MOSFETs 的有關(guān)報道中發(fā)現(xiàn)，不同的金剛石晶向?qū)τ诮K端金剛石器件的性能有著強烈的影響[56–62]。而金剛石(111)晶面具有更多的懸掛鍵，會使 C–Si 鍵合增加，且(111)金剛石中硼的摻雜濃度要比(100)金剛石中硼的摻雜濃度高[63]。在氫終端(111)金剛石中，金剛石(111)表面具有較高密度的偶極子，產(chǎn)生空穴密度約為(100)金剛石的兩倍[64–65]。同樣，對于 C–Si 金剛石來說也有影響，有關(guān)報道稱在(111)金剛石面上沉積硅原子時會顯示出二維(2×2)菱形硅結(jié)構(gòu)，而在(100)界面生成(3×1)結(jié)構(gòu)[66]。因此，在研究 C–Si 金剛石 MOSFETs時必須要考慮其界面的特性。

圖 5 (a)C、Si、O 元素疊加的 EELS 圖。EELS 圖中界面附近區(qū)域的(b) Si L 邊，(c) C K 邊，(d) O K 邊的 EELS 光譜。紅色虛線框包含界面區(qū)域的光譜特征[34]

2.4 C–Si 金剛石器件特性

目前基于 C–Si 溝道的金剛石場效應(yīng)管器件均呈現(xiàn)典型的增強型特征，這主要是由于硅終端金剛石表面柵氧化物的鈍化作用所致。氧化硅基的金剛石表面具有較高的負電子親和勢，在其表面形成了較低的能帶彎曲，導致表面溝道空穴導電性的消失，進而使得閾值電壓向更負的方向偏移，獲得關(guān)斷狀態(tài)。只有當柵極偏壓增加到足夠大時，空穴才會在柵極下方聚集形成 2DHG 溝道，使其導通，表現(xiàn)出增強型半導體器件的特性。同時由表面硅自氧化生成的柵極氧化物有較好的熱穩(wěn)定性，硅終端金剛石MOSFETs 表現(xiàn)出較好的高溫穩(wěn)定的增強型器件性能。北京科技大學朱肖華 [66]制備了硼摻雜的C–Si(001)單晶金剛石 MOSFETs 并對其輸出和轉(zhuǎn)移特性曲線進行了分析，研究發(fā)現(xiàn)，當 VDS=–1 V 時，對應(yīng)柵長的閾值電壓分別為 3.0、–7.5、–6.0、–4.5 V，且當 VDS=0~–30 V，VGS=–40~5 V 時，柵長 LG分別為 4、8、10、14 μm 的最大輸出電流密度分別為–220、–125、–86、–55 mA/mm，器件表現(xiàn)出明顯的增強型特性。

此外，對氫終端和硅終端金剛石 MOSFETs 的高溫穩(wěn)定性對比分析發(fā)現(xiàn)，隨著溫度的逐漸升高，氫終端金剛石器件的電流密度先急劇下降，而后趨于平穩(wěn)狀態(tài)，在溫度超過 100 ℃時，其性能開始顯著惡化;然而在硅終端金剛石器件中，其電流密度卻呈現(xiàn)先下降后逐漸上升趨勢，并且當溫度進一步升高到一定程度時，電流密度反而比室溫下有所升高。這一現(xiàn)象的產(chǎn)生是因為在外延層上摻有濃度不均勻的硼，使得在高溫下?lián)诫s金剛石與襯底之間的電阻降低[67–68]，導致其空穴載流子增加，進而增加了其電流密度。另外，硅終端器件中金剛石表面的柵介質(zhì)SiO2能夠與之形成穩(wěn)定的 C–Si 鍵，因而具有較高的熱穩(wěn)定性。

Fu 等[55]采用原子層沉積法在(111)金剛石表面300 ℃沉積 100 nm 厚的Al2O3柵極絕緣體，并制備了高性能的常關(guān)型氧化硅終端金剛石 MOSFETs。圖13 為其測得的 I-V 特性曲線，研究發(fā)現(xiàn)，閾值電壓(Vth)約為–5.3 V，LSD=3 μm、VGS=–40 V 時具有較高的漏電流密度(ID_max)為–300 mA/mm。說明采用Al2O3絕緣體的工藝比使用SiO2絕緣體的 C–Si 金剛石器件具有更好的性能。

圖 6 氫終端和硅終端金剛石 MOSFETs 性能對比

圖 6 為部分增強型硅終端金剛石器件與氫終端金剛石器件的漏電流密度 ID_max 與閾值電壓的數(shù)據(jù)總結(jié)[17, 21, 23, 35, 39, 66, 70–71]。整體而言，硅終端場效應(yīng)管具有綜合的高電流和閾值電壓。盡管對于部分綜合性能優(yōu)異的氫終端金剛石 MOSFETs 來說會表現(xiàn)出較高的飽和漏電流[70]，但在增強型器件中硅終端整體具有顯著高的閾值電壓。

為了提高硅終端金剛石場效應(yīng)管器件的電流密度，北京科技大學進一步開發(fā)了硼摻雜增強溝道電流濃度，降低界面態(tài)的方法。通過利用重摻雜技術(shù)和選擇生長技術(shù)在金剛石表面制備重硼摻雜區(qū)和未摻雜區(qū)，可以在 SiO2/金剛石形成碳硅鍵的同時有效降低源漏極歐姆接觸電阻，提高硅終端金剛石器件的綜合性能，增加其輸出電流密度。再者，隨著溫度的升高和偏壓的施加，硼原子變?yōu)槭苤麟x化態(tài)，空穴載流子濃度得到增加。Zhu 等[34]利用選擇氣相沉積法制備了具有高遷移率和良好的正常關(guān)斷操作的 C–Si 界面 SiO2/(111)金剛石 MOSFETs。

通過對 C–Si 金剛石界面進行了分析發(fā)現(xiàn)，金剛石與沉積的 SiO2界面均勻平整，且呈現(xiàn)出無應(yīng)變的結(jié)構(gòu)特征，當 LG 為 10 μm 時，通過計算其溝道空穴遷移率(μFE)達到 200 cm2·V?1·s?1，界面態(tài)密度(Dit)低至 3.8×1011 cm?2eV?1。

此外，對其電學性能進行了研究分析。當VDS=–1 V、LG=4 μm 時具有最大的閾值電壓為–16 V。當 VGS=–40 V、LG為 4 μm 時，WG歸一化后的最大漏極電流密度為–167 mA/mm。在 VDS=–30 V 時器件的開/關(guān)比約為 107。研究發(fā)現(xiàn)，ID–VDS 曲線并不飽和，主要是由于在該器件中，硼摻雜電極高于溝道區(qū)域的位置。加柵壓時，柵下電場不均勻，部分電場向摻硼方向彎曲，這種較低的有效電場導致較高的導通電阻，進而導致不飽和電流分布。

3 結(jié)論與展望

硅終端金剛石有望表現(xiàn)出優(yōu)異的器件性能。一方面，C–Si 偶極子比 C–H 具有更大的偶極矩，更有利于 2DHG 中空穴的累積。另一方面，C–Si 金剛石的表面態(tài)密度更低。但隨著人們對于 C–Si 金剛石MOSFETs 的深入研究，發(fā)現(xiàn) C–Si 金剛石也存在諸多的問題：

1) 由于硅極易被氧化，在制備過程中不可避免有氧氣摻入，在硅終端金剛石表面生成 C–O–Si 鍵，導致其表面態(tài)密度升高，對其器件的性能造成影響，降低其遷移率。

2) 對于 C–Si 金剛石而言，在金剛石表面的鍵合相對較為復雜。換言之，C–Si 金剛石器件的性能來源于其表面氧化物還是硅單質(zhì)作用尚未得到直接確認，SiO2/金剛石界面的作用機理仍未形成明確的結(jié)論。

3) 對于如何增強硅終端金剛石器件的耐壓性，減少界面態(tài)對溝道載流子耗盡作用，提高其載流子濃度和穩(wěn)定性，仍是其未來研究發(fā)展的主要方向。

針對于此，可以圍繞硅終端金剛石表面鍵合氧原子取代并分析其能帶結(jié)構(gòu)以揭示其作用機理;通過原位制備等方式減少制備過程中的氧化因素以增加其導電性;結(jié)合摻雜技術(shù)調(diào)控空穴濃度以增加其導電性能等方向進一步開展研究?？傊杞K端金剛石作為有效的增強型器件已表現(xiàn)出良好的性能，為其進一步與耗盡型器件的邏輯集成提供了有效的思路。與此同時，理想的硅終端金剛石半導體仍以形成低界面態(tài)密度的界面為目標，構(gòu)建與硅器件工藝兼容的高質(zhì)量柵介質(zhì)結(jié)構(gòu)，會使器件進一步發(fā)揮高遷移率與穩(wěn)定性優(yōu)勢，在未來將具有廣闊的發(fā)展前景。

審核編輯：湯梓紅