亚洲综合图片区自拍_思思91精品国产综合在线观看_一区二区三区欧美_欧美黑人又粗又大_亚洲人成精品久久久久桥本

(資料圖片僅供參考)

易靈思提供了原語文檔，可以查看每個(gè)原語。經(jīng)常有人會問，如果普通的GPIO怎么走全局時(shí)鐘網(wǎng)絡(luò)，其實(shí)很簡單，打開原主文檔，找到EFX_GBUFCE，該部分提供了verilog和VHDL的用法。

EFX_GBUFCE既可以讓GPIO走全局時(shí)鐘網(wǎng)絡(luò)也可以用于為時(shí)鐘添加使能控制，當(dāng)并不是隨時(shí)需要該時(shí)鐘時(shí)可以把時(shí)鐘禁止以節(jié)省功耗。

CE_POLARITY用于控制CE是高有效還是低有效，如果為1則高有效，反之則低有效。

CE是時(shí)鐘O的輸出使能。

EFX_GBUFCE # (   .CE_POLARITY(1"b1)   // 0 active low, 1 active high) EFX_GBUFCE_inst (   .O(O),               // Clock output to global clock network   .I(I),               // Clock input   .CE(CE)              // Clock gate);

另外要補(bǔ)充下，

如果用了EFX_GBUFCE，并用CLK_O0作為時(shí)鐘去控制邏輯，那CLK_I就不能再次自動上GBUFCE當(dāng)作時(shí)鐘來控制邏輯。如下圖，這種方式是不支持的。

?

Quantum 鈦金系列 Primitives User Guide (elitestek.com)

編輯：黃飛