亚洲综合图片区自拍_思思91精品国产综合在线观看_一区二区三区欧美_欧美黑人又粗又大_亚洲人成精品久久久久桥本

(相關(guān)資料圖)

隨著電子產(chǎn)品趨向于功能化、輕型化、小型化、低功耗和異質(zhì)集成，以系統(tǒng)級(jí)封裝（System in Package, siP）、圓片級(jí)封裝( Wafer Level Package.WLP)、2.5D/3D 封裝等為代表的先進(jìn)封裝技術(shù)越來(lái)越多地應(yīng)用到電子產(chǎn)品中。

在不同的應(yīng)用場(chǎng)合，對(duì)電子產(chǎn)品的需求也不盡相同，如高頻/高速、高可靠性、高散熱、低成本、小型化集成等需求。從設(shè)計(jì)角度來(lái)看，封裝需根據(jù)電子產(chǎn)品特點(diǎn)的不同而選用不同的封裝材料和工藝。例如，針對(duì)高頻/高速，需選用傳輸損耗較小的材料；針對(duì)高可 靠性，需選用熱膨賬系數(shù) ( Coetticient of ThermalExpansion， CTE）匹配和彈性模量大的材料；針對(duì)高散熱，需要優(yōu)化封裝熱阻；針對(duì)低成本需求，可選用低成本材料和工藝；針對(duì)小型化集成，需要采用SiP 或2.5D/3D 封裝方案等。為了實(shí)現(xiàn)高性能、高可靠性的封裝集成，需要進(jìn)行芯片-封裝-PCB協(xié)同設(shè)計(jì)，綜合考慮電氣性能、熱性能、材料與結(jié)構(gòu)性能，采用電-熱-力多物理男合設(shè)計(jì)和 DFx （DFM、DPR、DFT）協(xié)同設(shè)計(jì)，最終建立合理的先進(jìn)封裝設(shè)計(jì)流程。4種典型的先進(jìn)封裝選型和設(shè)計(jì)要點(diǎn)如下所述。

（1） SiP封裝選型和設(shè)計(jì)要點(diǎn)：SiP 技術(shù)可以將一個(gè)系統(tǒng)或子系統(tǒng)集成在個(gè)封裝內(nèi)。從廣義上來(lái)講，多芯片組件(Multi-Chip Module, MCM)封裝2.5D封裝、疊層封裝 (Package on Package, PoP） 等2D/3D封裝技術(shù)都屬于SP 技術(shù)的范疇。在設(shè)計(jì)層面，SiP 技術(shù)適用于智能手表、智能終端等小型化、模塊化需求強(qiáng)的電子系統(tǒng)中。根據(jù)工藝能力和芯片/器件特點(diǎn)的不同，可以采用2D 平鋪形式，或者采用集成度更高的 3口 堆疊或埋人形式。為了滿足電氣性能方面的需求，可采用隔離、屏蔽等技術(shù)來(lái)解決通道內(nèi)、外的噪聲千擾問(wèn)題。為了滿足熱性能方面的需求，特別是針對(duì)光學(xué)器件低結(jié)溫的特點(diǎn)，可以通過(guò)優(yōu)化封裝散熱結(jié)構(gòu)和選擇合適的材料來(lái)解決多芯片的“熱點(diǎn)，問(wèn)題。對(duì)于20/3D區(qū)異質(zhì)芯片集成封裝，其結(jié)構(gòu)設(shè)計(jì)和材料的選擇需著重考慮翹曲、應(yīng)力、熱疲勞等可靠性問(wèn)題

（2） 2.5D封裝選型和設(shè)計(jì)要點(diǎn)：2.5D 封裝是將多個(gè)芯片放置到硅中介轉(zhuǎn)接層上，通過(guò)硅通孔實(shí)現(xiàn)垂直互連，然后將硅中介轉(zhuǎn)接層放置到有機(jī)基板上形成一個(gè)封裝。2.5D封裝主要是為了解次低6介質(zhì)芯片節(jié)距變小的問(wèn)題，可以彌補(bǔ)有機(jī)基板工藝局限性。硅申介轉(zhuǎn)接層與芯片熱膨賬系數(shù)（CTE)相同或相近，并且有較高的熱傳導(dǎo)系數(shù)，因此可以提高封裝的可靠性和散熱能力。在設(shè)計(jì)層面，2.5D封裝技術(shù)適用于 CPU或 FPGA與內(nèi)存集成的高密度、高速度系統(tǒng)，是實(shí)現(xiàn)“儲(chǔ)算融合”的重要技術(shù)方案。2.5D 封裝技術(shù)還可用于微波系統(tǒng)異質(zhì)成，濾波器、天線、規(guī)合器等無(wú)源微波器件也可以集成在封裝內(nèi)。在數(shù)字系統(tǒng)集成應(yīng)用方面，主要采用芯片-封裝-PCB 協(xié)同設(shè)計(jì)、 可測(cè)性設(shè)計(jì)（DFT）、封裝結(jié)構(gòu)設(shè)計(jì)優(yōu)化等方法。徵波系統(tǒng)集成應(yīng)用主要需解決高頻傳輸、噪聲抑制、異質(zhì)芯片/器件集成等問(wèn)題。

(3）WLD 選型和設(shè)計(jì)要點(diǎn)：相對(duì)于傳統(tǒng)封裝工藝，采用圓片級(jí)工藝進(jìn)行芯片封裝，可以提高生產(chǎn)效率，降低單個(gè)芯片的封裝成本。根據(jù)封裝焊球排布與芯片面積之間關(guān)系的不同，WLP 可以分為扇人型圓片級(jí)封裝 （Fan-in WLP)和扇出型圓片級(jí)封裝（FOWLP)。WLP 去除了基板金線或C4 焊球，降低了成本和互連線的寄生參數(shù)，封裝厚度更薄，可適用更高頻率的信號(hào)傳輸。在設(shè)計(jì)層面，扇人型圓片級(jí)封裝由于封裝尺寸有限，適用于對(duì)外互連數(shù)較少的低成本芯片封裝需求。扇出型圓片級(jí)封裝可應(yīng)用于高速芯片甚至微波芯片封裝，而且可實(shí)現(xiàn)多芯片系統(tǒng)集成。扇出型園片級(jí)封裝設(shè)計(jì)的重點(diǎn)是針對(duì)圓片級(jí)工藝過(guò)程中的翹曲和局部應(yīng)力進(jìn)行試驗(yàn)設(shè)計(jì) ( Design of Experiments, DOE)。在電氣需求方面，需要從芯片-封裝-PCB 協(xié)同設(shè)計(jì)、高頻傳輸設(shè)計(jì)等方面保證系統(tǒng)中高頻、高速信號(hào)的傳輸。

（4）PoP 封裝選型和設(shè)計(jì)要點(diǎn)：PoP 是指將封裝好的芯片堆疊到另一個(gè)封裝上的 3D封裝方法。采用PoP 可以縮短上、下封裝系統(tǒng)之問(wèn)的互連長(zhǎng)度上、下封裝體互連通道也能提供足夠的互連帶究，整體封裝尺寸也會(huì)減小。下層封裝多采用常規(guī)的球柵陣列 (Ball Crid Aray, BGA)封裝形式；為了進(jìn)一步降低封裝厚度和成本，下層封裝可以采用 Fan-out 封裝形式。在設(shè)計(jì)層面，PoP 的典型應(yīng)用是智能終端中的處理器和內(nèi)存系統(tǒng)的集成，采用PoP 可以縮短儲(chǔ)算系統(tǒng)間的傳輸延遲并提高帶寬。從設(shè)計(jì)角度來(lái)看，PoP 主要需解決上、下層封裝體翹曲控制，了D封裝中的散熱，以及信號(hào)完整性和電源完整性等問(wèn)題。

審核編輯：湯梓紅